高手进阶，终极内存技术指南——完整/进阶版

二、DIMM引脚的基本设计

讲完Unb-DIMM与Reg-DIMM的不同之后，现在我们来看看DIMM引脚上的不同。其实，从内存芯片的引脚上就能推断出一些DIMM的引脚，因为芯片最终要通过DIMM来与主板打交道的。

首先，DIMM肯定要有64个引脚用来数据的传输，而且要有Ax地址线、L-Bank地址线、片选、数据掩码、电源、RAS、CAS……等信号，另外，ECC型与Reg型DIMM要有额外的标定引脚，下面我就以SDRAM和DDR SDRAM为例，分Unb-DIMM和Reg-DIMM来介绍一下DIMM都包含有哪些的引脚。

（上图可点击放大）

从上面的引脚信号列表中，大家应该能了解到DIMM的大体情况了。其中很多信号定义是不是非常熟悉？从中可以看到，在DDR SDRAM时代已经为8个L-Bank做好了准备，但业界显然没有利用到它，不光是内存厂商，DDR芯片组中似乎没有支持8个L-Bank的设计。还有就是CS信号，从SDRAM到DDR，都有4个CS的设计，但目前的DIMM还都是双P-Bank的设计，不同的是，SDRAM-DIMM上，4个CS是必须的，两个CS对应一个P-Bank芯片集，但到了DDR时代，可能是技术与工艺的进步，一个CS就控制了一个P-Bank。总之，当我们了解了芯片的引脚设计后，对DIMM的引脚组成也就不再陌生。有兴趣的读者，可以自行深入研究。

三、QBM型DIMM

之所以在前文没有介绍四倍带宽内存（QBM，Quad Band Memory），就是因为不是针对芯片的技术，而针对DIMM的技术。它诞生于DDR时代，是Kentron公司为了解决DDR带宽提供困难而提出的设计方案。主要的思路就是让DIMM上的两个P-Bank交错工作，而交错的时钟周期为原始时钟的1/4，即相位相差90度。

（上图可点击放大）

QBM的工作时序图，第二个P-Bank的工作时钟与第一个P-Bank相差90度（1/4周期），这样在第一个P-Bank时钟的高/低电平中部就是第二个P-Bank的触发点，两者都是DDR传输，从而在一个时钟周期内完成4次数据触发，实现四倍带宽

为了控制两个P-Bank中同一位置的芯片交错工作，模组上要为每组芯片（在QBM模组上，一个P-Bank位于一侧，两个P-Bank中位置相对的芯片为一组）设置一个开关，以控制不同P-Bank间的通断。并且还要为延迟1/4周期的P-Bank提供一个PLL以保证相位差的准确性。

QBM的设计是非常巧妙的，经过对现有的DDR模组的改装，配合新的芯片组即可将带宽提高一倍，有点类似于32bit RIMM，在一个模组上实现了双通道的功能，只是QBM不是双通道并发，而是双通道交错，通过更高的传输频率实现高带宽。但是新增加的开关与PLL元件将增加一定的成本，不过与其所能提供的带宽相比，还是比较划算的。